为什么IC芯片周边不放1UF的电容呢？

数位电路运行稳定可靠，电源必须“干净”，且能量补充必须及时，即滤波去耦必须好。滤波去耦，简单的说，就是当芯片不需要电流时储存能量，当芯片需要电流时及时补充能量。有人看到这里会说，这一职责不是DC/DC,LDO？是的，低频时也能处理好，但是高速数字系统就不同了。

首先看一下电容，它的作用简单来说就是储存电荷。众所周知，电源中要加入电容滤波器，每个芯片的电源脚上要放一个0.1uF的电容滤波器。然而，如何才能使某些晶片的电源脚旁边的电容值为0.1uF或0.01uF，有什么讲究呢？

为了理解这条通道，我们需要理解电容的实际特性。一个理想的电容就是一个电荷的存储器，也就是C，但实际上产生的电容并不简单。图1显示了我们在分析电源完整性时常用的电容模型。

图片1

在图1中，ESR为串联的电容等值电阻，ESL为电容的等值电感，C为理想电容。电容的制造工艺及材料决定了ESR和ESL无法消除。那么这两件事是如何影响电路的？静电干扰会影响电源纹波，静电干扰会影响电容的频率特性。

要知道：

容量的容抗

zc=1/ωc

电感的感抗

zl=omegaL,omega2=2πf

真实容量的复阻抗是：

z=ESR+jωL-1/jωC

=ESR+j2πfl-1/j2πfc

可以看出，当频率很低时，是电容在起作用，而频率高到一定程度时，电感的作用不能被忽略；再高时，电感起主导作用，电容失去滤波作用。因此，请记住，在高频情况下，电容并不只是电容。图2中显示了实际电容滤波曲线。

图二

上述电容的等效串电感是由电容的制造工艺和材料来确定的。贴片陶瓷电容的实际值，ESL从零点几nH到几nH不等，封装越小ESL越小。

如图2所示，电容的滤波曲线并非平坦的，而是‘V’形，即具有频率选择特性。有时我们想要它越平坦越好(一级滤波)，有时我们想要它越尖越好(滤波或陷波)。

电容的质量因子Q对此有影响：

Q=1/ωCESR

当ESR越大时，Q越小，曲线变平；反之，ESR越小，Q越大，曲线变尖。

一般钽电容与铝电解有较小的ESL,ESR较大，因此钽电容与铝电解具有较宽的有效频率范围，非常适用于板级前级滤波。这就是说，在DC/DC或LDO的输入级，通常要用大容量的钽电容来过滤。并且在芯片附近放上一些10uF和0.1uF的电容来消除耦合，陶瓷电容的ESR非常低。

这么说吧，在靠近晶片的管脚附近放0.1uF到底是0.01uF？以下列出供大家参考。

频段/Hz。

容量取值

DC-100K

钽电容或铝电解大于10uF。

100千克。

100nF(0.1uF)陶瓷容量

十米至一百米。

十nF(0.01uF)陶瓷容量

大于100M。

一nF(0.001uF)陶瓷电容，电路板与地面之间的电源电容。

因此，以后再也看不到放0.1uF的电容了，在一些高速系统中，这些0.1uF的电容根本无法工作。